

ORIGINAL REAR FACE DISCRIMINATING SYSTEM

Patent Number: JP63109641
Publication date: 1988-05-14
Inventor(s): KAWADA TOMOYUKI
Applicant(s): MITSUBISHI ELECTRIC CORP
Requested Patent: JP63109641
Application Number: JP19860256405 19861027
Priority Number(s):
IPC Classification: H04N1/00; H04N1/04
EC Classification:
Equivalents: JP2072336C, JP7105856B

Abstract

PURPOSE: To discriminate the rear face of a read original by adding a circuit setting a reference value of entirely white and black levels and entire white/ black level discriminating circuit comprising a memory such as a RAM, a CPU and its peripheral equipment to the main circuit and setting the reference value. CONSTITUTION: A means 9 storing part of contents of a read original, a means 11 setting the reference value of full white/black levels, and a means 10 comparing the storage content of the storage means 9 with a reference value set by the setting means 11 and discriminating the front/rear face of the original are provided. A full white/black discriminating circuit 8 stores part of signals from the read circuit 1 to a memory 9 included in the circuit, after a CPU 10 compares the content of the memory with the preset full white/black reference values, when the result is a full white/black level, it is displayed on a display section 6. Thus, even if the rear face of the original is inserted in error and transmission operation is applied, since it is found by the sender side that the original is placed at the rear face, the retransmission is applied without communication from the reception side.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (J P)

(12) 特 許 公 報 (B 2)

(11)特許出願公告番号

特公平7-105856

(24) (44)公告日 平成7年(1995)11月13日

(51)Int.Cl. ⁶ H 0 4 N 1/00 1/04	識別記号 1 0 6 C 1 0 6 Z	序内整理番号 F I	技術表示箇所
---	----------------------------------	---------------	--------

発明の数1(全5頁)

(21)出願番号 特願昭61-256405	(22)出願日 昭和61年(1986)10月27日	(65)公開番号 特開昭63-109641	(43)公開日 昭和63年(1988)5月14日
--------------------------	------------------------------	--------------------------	-----------------------------

(71)出願人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号	(72)発明者 川田 智之 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社通信機製作所内	(74)代理人 弁理士 高田 守
--	---	---------------------

審査官 佐藤 秀一

(56)参考文献 特開 昭61-176260 (J P, A)
実開 昭58-149854 (J P, U)

(54)【発明の名称】 ファクシミリ装置

【特許請求の範囲】

【請求項1】原稿の読み取り状態に基づき送信動作を継続又は停止するファクシミリ装置において、上記原稿を走査してこの原稿の画情報を読み取る原稿読み取り回路と、この原稿読み取り回路により読み取られた上記原稿の白及び黒を示す画情報をうち走査行毎に設定された所定ビット列の画情報を蓄積するメモリーと、上記原稿の読み取り面の状態に応じて第1及び第2の基準値がそれぞれ設定された基準値設定回路と、上記メモリーに蓄積された画情報によって上記原稿の白と黒との画情報の比を算出し、この画情報の比と上記第1及び第2の基準値とをそれぞれ比較して上記原稿の上記読み取り面の状態を判別する判別手段と、この判別手段の判別結果により上記送信動作を制御し、上記画情報の比が上記第1の基準値と上記第2の基準値との間に存在する場合に、上記

送信動作を継続させるメイン回路とを備えたことを特徴とするファクシミリ装置。

【発明の詳細な説明】

【産業上の利用】

この発明は、原稿の表裏を判別する機能を有する画像読み取り装置を備えたファクシミリに関するものである。

【従来の技術】

第4図は、従来のファクシミリを示す図であり、図において、(1)は原稿読み取り回路、(2)はメイン回路、(3)は記録回路、(4)はNCU回路、(5)は通信回線、(6)は表示部、(7)は操作部である。

次に動作について説明する。原稿読み取り回路(1)によつて読み取つた信号は、次にメイン回路(2)へと移る。ここでは、信号の帯域圧縮等の処理を行う。次に操作部(7)からの取扱者の操作に従つて、コピー mode

の場合には読み取った信号はメイン回路（2）から記録回路（3）へと移り、記録を行う。送信モードの場合には、読み取った信号はメイン回路（2）からNCU回路（4）へと移り、変調されて通信回線（5）へと送信される。

[発明が解決しようとする問題点]

従来のファクシミリ装置は以上のように構成されており、取扱者の不注意で全白又は原稿の読み取り面が汚れている原稿を読み取らせたとしても、送信側ではそのことに対する処置はされず、そのまま受信側に全白又は読み難い内容の情報を送信してしまうといった問題点があった。

この発明は上記のような問題点を解消するためになされたもので、全白及び全黒の基準値を設定することによって、読み取った原稿の読み取り面の状態を判別でき、所望の原稿内容だけを受信側に送信することができるファクシミリ装置を得ることを目的とする。

[問題点を解決するための手段]

この発明に係るファクシミリ装置は、原稿の読み取り面の基準値を設定できる回路と、RAM等のメモリ、CPUから構成された全白全黒判定回路とをメイン回路に追加したものである。

[作用]

この発明におけるファクシミリ装置は上記のような基準値を設定できる回路に原稿の読み取り面の状態に応じて第1及び第2の基準値を設定しているので、これら基準値とメモリに蓄積した原稿の画情報の比とを比較して原稿の読み取り面の状態が判別される。

[実施例]

以下、この発明の一実施例を図について説明する。第1図において、（1）は原稿読み取り回路、（2）はメイン回路、（3）は記録回路、（4）はNCU回路、（5）は通信回線、（6）は表示部、（7）は操作部、（8）は全白全黒判定回路、（9）は全白全黒判定回路（8）内にあるメモリー、（10）は全白全黒判定回路内にあるCPU及びその周辺装置、（11）は全白及び全黒の基準値設定回路である。

次に本発明の一実施例の動作を、第1図に従つて説明する。あらかじめ取り扱う原稿に基づき、全白及び全黒の基準値設定回路（11）に、操作部（7）を用いてその基準値を入力しておく。原稿読み取り回路（1）によって読み取った信号は、操作部（7）からの指示に従い、メイン回路（2）を経て、記録回路（3）又はNCU回路（4）へと移る。ここで、原稿読み取り回路（1）からメイン回路（2）へ移つた信号の一部、例えば第2図（a）に示す様に原稿の中央部に相当する（1ビット）×（走査行）の情報を、全白全黒判定回路（8）の中のメモリ（9）に蓄積する。そして原稿1枚分を読み終わった時点でメモリ（9）に蓄積された内容をCPU（10）によって判別する。その判別方法を第3図に示したフローチャートにより説明する。

まずCPU（10）によってメモリ（9）内の白と黒の数を数え、その比を算出する（S1）。次にその比とあらかじめ設定しておいた全白の基準値及び全黒の基準値とを比較し（S2, S3）、全白の基準値よりも小さい時には、メイン回路（2）に対して「全白原稿？」と表示するように指示し機能を停止させ（S4）、全黒の基準値よりも大きい時には、メイン回路（2）に対して「全黒原稿？」と表示するように指示し、機能を停止させる（S5）。操作部（7）のリセットボタン等を押さない限り、この状態が続くが、リセットボタン等をONすることにより（S6, S7）、機能を復帰させ（S8, S9）、通常の使用状態に戻る。また、白と黒の比が、全白の基準値よりも大きく全黒の基準値よりも小さい時、つまり全白及び全黒の基準値内であれば、普通の原稿すなわち原稿の“表”とみなし、通常の動作をする。

なお、上記実施例では全白及び全黒を判定する情報源として、第2図（a）に示す（1ビット）×（走査行）を用いたが、第2図（b）に示す（3ビット）×（走査行）又は、第2図（c）に示す（複数ビット）×（走査行）を用いれば、より多くの情報量から判定ができるようになり、誤動作を防ぐことができるようになる。

又、判定する時期については、原稿1枚分を読み取った後に判定を行つているが、原稿の一部を読み取った時点、すなわちまだ送信を行わないでメイン回路（2）の中のラインメモリがいっぱいになつた時に判定する方法もある。つまり送信を待機状態にしておいて、それまでに蓄積された原稿上部の情報によつて判定を行い、普通の原稿と判定した場合にはその後通常の送信動作に移るが、全白又は全黒と判定した場合には送信を行わず、その旨を表示部（6）に表示して、待機状態にするか、又はその原稿をイジエクトしてしまうといった方法である。この方法を用いれば、送信を行つ前に原稿が裏面であることが発見できる。ラインメモリについては、大容量のものが比較的安価に使えるようになつたので、情報源を多くする為にも多くのメモリを内蔵せざるようとする。

[発明の効果]


以上のように、この発明によれば誤って原稿の全白情報又は読み取り面が汚れた原稿の内容を誤って原稿読み取り回路に読み取らせ、送信操作を行つたとしても、そのような画情報の送信動作を停止でき、有用な画情報だけを受信側に送信できるという効果を奏する。

[図面の簡単な説明]


第1図はこの発明の一実施例による原稿裏面判別方式のプロツク図、第2図は第1図における情報摘出箇所を示す図、第3図は第1図における全白及び全黒を判定するためのCPUの動作を説明するためのフローチャート図、第4図は従来のファクシミリを示すプロツク図である。

図において、(1)は原稿読み取り回路、(2)はメイン回路、(3)は記録回路、(4)はNCU回路、(5)は通信回線、(6)は表示部、(7)は操作部、(8)は全白全黒判定回路、(9)はメモリー、(10)はCPU、(11)は基準値設定回路である。なお、図中、同一符号は同一、又は相当部分を示す。


【第1図】



【第2図】



【第3図】



【第4図】

